問題詳情

16.設計循序電路(sequential circuit)時,作狀態化簡(state reduction)的主要目的為何?
(A)減少反閘(NOT gate)的個數
(B)減少及閘(AND gate)的個數
(C)減少或閘(OR gate)的個數
(D)減少正反器(fhip-flop)的個數

參考答案

答案:D
難度:困難0.388889
統計:A(3),B(9),C(9),D(14),E(0)

內容推薦

內容推薦