問題詳情

29. 如圖(五)所示之電路,JFET 之截止電壓 VGS(off ) =-4V,IDSS =8mA ,若 VGS =-6 V,則 VD為何? 5db79097670ec.jpg
(A) 12V 
(B) 8V
(C) 4V
(D) 0V



參考答案

無參考答案

內容推薦

內容推薦