問題詳情
22. 下列何項技術可以加速一道指令（fetch、decode、execute）的完成？
(A)雙核心
(B)管線化
(C)超純量
(D)快取記憶體
(A)雙核心
(B)管線化
(C)超純量
(D)快取記憶體
參考答案
答案：D
難度：困難0.307692
書單：沒有書單，新增
內容推薦
- 有一 32 位元的虛擬位址，每頁為 4KB，分頁表的每個 Entry為 4 bytes，則分頁表的總大小為何？(A)1MB(B)2MB(C)4MB(D)8MB
- 在一個資料區塊大小為 16KB，且每個區塊為 4 個字組（每個字組 4個 bytes）的直接對映（direct-mapping）快取，假設位址為 32 位元，則此快取需要多少位元（含一有效位元
- 管線中的前饋（forwarding）技術無法改進下列何者？(A)程式指令數目(B)執行時間(C)資料危障產生的暫停(D)CPI（clock per instruction）
- 下列何種最佳化方法會找出共同子運算，並將第一次計算的值，存入暫時的變數中，以免重覆計算？(A)程式碼移動(code motion)(B)常數替換(constant propagation)(C
- 編譯器技術不能改善下列何者？(A)CPI（clock per instruction） (B)時脈頻率(C)指令數目(D)控制危障（control hazard）
- 下列對 RISC（reduced instruction set computer）及 CISC（complex instruction set computer）之敘述，何者錯誤？A. CI
- 針對單一週期（single cycle）、多重週期（multicycle）和管線化（pipelined）實作 MIPS 機器，下列敘述何者正確？(A)單一週期的時脈週期最短(B)多重週期的時脈
- 在指令集中加入較複雜的指令，主要的優點是：(A)降低程式的大小(B)降低 CPI(C)提昇頻率(D)增加 MIPS （million instruction per second）
- 假設在 1000 次記憶體存取中，有 40 次的失誤（miss）發生在第一層快取記憶體，20 次的失誤發生在第二層快取記憶體，請問第一層、第二層，及整體的快取失誤率各是多少？(A)4%，50%
- 下列何者屬於指令集架構（Instruction Set Architecture）的定義？(A)暫存器個數(B)快取記憶體組織(C)加法器組織(D)管線深度（pipeline depth）
內容推薦
- 下列有關平行化(parallelism)的技術，何者可減少流程危障延遲(control hazard stall)？(A)追蹤排程(trace scheduling)(B)前饋(forward
- 如果記憶體的一區塊只可能出現在快取記憶體的某一位置，這種快取記憶體被稱為：(A)直接對映(direct mapped)(B)全關聯(fully associative)(C)組關聯(set a
- 考慮兩個相鄰的指令 i 和指令 j，若指令 i 出現在指令 j 之前，而指令 j 在指令 i 寫入資料前讀取資料，此危障(hazard)稱為：(A)WAR(B)WAW(C)RAW(D)RAR
- 有關平行化(parallelism)的技術中，下列何者主要是以軟體為基礎？(A)條件跳躍預測(branch prediction)(B)超長指令集(VLIW)(C)超純量(superscala
- 下列對記分板(scorboarding)技術的敘述，何者錯誤？(A)可提升指令平行化的程度(B)運用暫存器重新命名(register renaming)的技巧(C)利用共用資料匯流排(comm
- 下列實現 I/O 裝置與記憶體的資料傳輸技術中，何者較適合用於高效能裝置？(A)輪詢(polling)(B)直接記憶體存取(DMA)(C)窺探(snooping)(D)I/O 中斷
- 下列有關 RAID 之敘述，何者錯誤？(A)RAID 是利用冗餘性(redundancy)提升硬碟儲存之有效性(B)RAID6 是最昂貴的 RAID 作法(C)RAID0 只將資料分散到不同硬
- 在虛擬記憶體中，最適合何種更新策略(update policy)？(A)write through(B)write buffer(C)write around(D)write back
- 下列有關失誤(miss)的敘述，何者正確？(A)容量失誤(capacity miss)無法降低(B)在直接對映式(direct mapped)的快取記憶體中，不會發生衝突失誤(conflict
- 下列與 Amdahl’s law 相關之敘述，何者錯誤？(A)可應用於平行計算的電腦上(B)效能的增速(speedup)定義(C)可用來比較兩個系統的效能(D)程式指令間的資料相依程度
- 假設一個分頁系統(paging system)中，其主記憶體含 3 個區塊框(frame)，考慮下列 reference 順序： 1, 2, 3, 4, 2, 1, 5, 2, 1, 2,
- 請問 2 階記憶體結構中，假設快取記憶體的取存時間為 1 奈秒，主記憶體的取存時間為 100 奈秒；如果有效取存時間為 10 奈秒，則 hit ratio 為何？(A)0.909(B)0.80
- 多處理器系統中，將微處理器和快取記憶體連接到共享記憶體，大多使用下列何種協定？(A)目錄式(directory-based)(B)暫存器式(register-based)(C)窺探(snoop
- 在管線式(piplined)處理器中，同一個時脈週期，若硬體不能滿足某些指令共同硬體資源需求，導致指令無法執行，此現象稱之為：(A)流程危障(control hazard)(B)資料危障(da
- 在單一 I/O 裝置做 I/O 資料傳輸，下列何者具有最低延遲時間的特性？(A)輪詢(polling)(B)直接記憶體存取(DMA)(C)窺探(snooping)(D)I/O 中斷
- 在 RAID 中，下列何者在運作時每筆存取都會動用所有硬碟？(A)RAID1(B)RAID3(C)RAID2(D)RAID0
- 在快取記憶體中，下列何種技術可幫助寫透(write-through)策略提升處理速度？(A)寫入暫停(write stall)(B)寫入緩衝區(write buffer)(C)寫回(write
- 下列何者是用來存放最近使用過的位址所對應的實體頁位址，以避免存取分頁表？(A)block offset(B)TLB (translation lookaside buffer)(C)data
- 何種失誤(miss)是即使有無限容量的快取記憶體也會發生的失誤？(A)容量失誤(capacity miss)(B)衝突失誤(conflict miss)(C)強迫性失誤(compulsory
- 下列何種快取結構可以放置條件跳躍指令(branch instruction )的下個指令預測位址？(A)branch prediction buffer(B)branch target buf
- 下列有關超純量(superscalar)處理器的敘述，何者錯誤？(A)又稱為動態多重分發處理器(B)希望打破每個時脈週期執行一個指令的限制(C)藉由增加管線的 stage 數，以提高效能(D
- 在允許非循序的管線式電腦中，CPU 在等待資料快取記憶體傳回找不到的資料時，可以繼續由指令快取記憶體取得指令，進行其他的命中(hit)，下列何者可提供以上技術？(A)nonblocking c
- 叢集電腦(cluster)通常是歸類為：(A)SISD(B)SIMD(C)MIMD(D)MISD
- 下列有關 RISC 架構的敘述，何者錯誤？(A)主記憶體的取存方式侷限於使用 load 指令與 store 指令(B)每個指令格式的長度都是一樣(C)單一指令可設計成處理非常複雜的運算(D)
- 下列何者無法減少條件跳躍處罰(branch penalty)？(A)dynamic branch prediction(B)branch target buffer(C)delayed bra