問題詳情
13. 在指令集中加入較複雜的指令，主要的優點是：
(A)降低程式的大小
(B)降低 CPI
(C)提昇頻率
(D)增加 MIPS （million instruction per second）
(A)降低程式的大小
(B)降低 CPI
(C)提昇頻率
(D)增加 MIPS （million instruction per second）
參考答案
答案：A
難度：適中0.5
書單：沒有書單，新增
內容推薦
- 下列何者屬於指令集架構（Instruction Set Architecture）的定義？(A)暫存器個數(B)快取記憶體組織(C)加法器組織(D)管線深度（pipeline depth）
- 假設一程式會循序存取下列區塊 41。如果一計算機系統採用一 8 個區塊（entry）大小的直接對映式（direct-mapping）快取記憶體，試問會發生多
- 試算出下列程式區段中 X= X+1 被執行了多少次？(A)171700(B)100000(C)176851(D)970200
- 下列對計算機算術的敘述，何者正確？(A)二個浮點數相加不可能產生溢位（overflow）(B)二個不同符號的整數相加可能產生溢位(C)浮點數加法不具結合性（associative）(D)標準的
- 一個程式中的可平行部份約佔多少百分比時，才能從 20個 CPU 得到 5 倍的增速？(A)95(B)91(C)84(D)80
- 請問 IEEE 754 所定義的浮點數，最大為多少？(A)0 11111111 10000000000000000000000(B)0 11111111 11111111111111111111
- 程式計數器（program counter）的功能為：(A)暫存指令(B)控制程式執行的順序(C)記錄程式執行的狀態(D)記錄下一道指令的位址
- 下列何者不是微程式（microprogramming）控制的優點？(A)速度比較快(B)較具結構性(C)彈性較大(D)容易維護
- 一採用位元組定址（byte addressing）的系統，其字組（word）大小為 32 位元（bit）。試問欲定址記憶體大小為 32 個字組的記憶體需要多少條位址線？(A)5(B)6(C)7
- 關於記憶體管理中分頁法（page）和分段法（segment）的敘述，下列何者錯誤？(A)此二種方法可以合併使用(B)二種方式皆允許程式長度大於記憶體容量(C)page 之大小固定，segment
內容推薦
- 下列對 RISC（reduced instruction set computer）及 CISC（complex instruction set computer）之敘述，何者錯誤？A. CI
- 編譯器技術不能改善下列何者？(A)CPI（clock per instruction） (B)時脈頻率(C)指令數目(D)控制危障（control hazard）
- 下列何種最佳化方法會找出共同子運算，並將第一次計算的值，存入暫時的變數中，以免重覆計算？(A)程式碼移動(code motion)(B)常數替換(constant propagation)(C
- 管線中的前饋（forwarding）技術無法改進下列何者？(A)程式指令數目(B)執行時間(C)資料危障產生的暫停(D)CPI（clock per instruction）
- 在一個資料區塊大小為 16KB，且每個區塊為 4 個字組（每個字組 4個 bytes）的直接對映（direct-mapping）快取，假設位址為 32 位元，則此快取需要多少位元（含一有效位元
- 有一 32 位元的虛擬位址，每頁為 4KB，分頁表的每個 Entry為 4 bytes，則分頁表的總大小為何？(A)1MB(B)2MB(C)4MB(D)8MB
- 暫存器檔（register file）係屬下列何者的一部份？(A)快取記憶體(B)DRAM(C)CPU(D)Flash memory
- 下列何項技術可以加速一道指令（fetch、decode、execute）的完成？(A)雙核心(B)管線化(C)超純量(D)快取記憶體
- 利用重新組織迴圈，使其重組後之迴圈中每一個回合(iteration)內的指令是從原來迴圈不同回合中挑選組合而成的，這種技術稱為：(A)迴圈向量化( loop vectorized)(B)軟體管
- 下列有關平行化(parallelism)的技術，何者可減少流程危障延遲(control hazard stall)？(A)追蹤排程(trace scheduling)(B)前饋(forward
- 如果記憶體的一區塊只可能出現在快取記憶體的某一位置，這種快取記憶體被稱為：(A)直接對映(direct mapped)(B)全關聯(fully associative)(C)組關聯(set a
- 考慮兩個相鄰的指令 i 和指令 j，若指令 i 出現在指令 j 之前，而指令 j 在指令 i 寫入資料前讀取資料，此危障(hazard)稱為：(A)WAR(B)WAW(C)RAW(D)RAR
- 有關平行化(parallelism)的技術中，下列何者主要是以軟體為基礎？(A)條件跳躍預測(branch prediction)(B)超長指令集(VLIW)(C)超純量(superscala
- 下列對記分板(scorboarding)技術的敘述，何者錯誤？(A)可提升指令平行化的程度(B)運用暫存器重新命名(register renaming)的技巧(C)利用共用資料匯流排(comm
- 下列實現 I/O 裝置與記憶體的資料傳輸技術中，何者較適合用於高效能裝置？(A)輪詢(polling)(B)直接記憶體存取(DMA)(C)窺探(snooping)(D)I/O 中斷
- 下列有關 RAID 之敘述，何者錯誤？(A)RAID 是利用冗餘性(redundancy)提升硬碟儲存之有效性(B)RAID6 是最昂貴的 RAID 作法(C)RAID0 只將資料分散到不同硬
- 在虛擬記憶體中，最適合何種更新策略(update policy)？(A)write through(B)write buffer(C)write around(D)write back
- 下列有關失誤(miss)的敘述，何者正確？(A)容量失誤(capacity miss)無法降低(B)在直接對映式(direct mapped)的快取記憶體中，不會發生衝突失誤(conflict
- 下列與 Amdahl’s law 相關之敘述，何者錯誤？(A)可應用於平行計算的電腦上(B)效能的增速(speedup)定義(C)可用來比較兩個系統的效能(D)程式指令間的資料相依程度
- 假設一個分頁系統(paging system)中，其主記憶體含 3 個區塊框(frame)，考慮下列 reference 順序： 1, 2, 3, 4, 2, 1, 5, 2, 1, 2,
- 請問 2 階記憶體結構中，假設快取記憶體的取存時間為 1 奈秒，主記憶體的取存時間為 100 奈秒；如果有效取存時間為 10 奈秒，則 hit ratio 為何？(A)0.909(B)0.80
- 多處理器系統中，將微處理器和快取記憶體連接到共享記憶體，大多使用下列何種協定？(A)目錄式(directory-based)(B)暫存器式(register-based)(C)窺探(snoop
- 在管線式(piplined)處理器中，同一個時脈週期，若硬體不能滿足某些指令共同硬體資源需求，導致指令無法執行，此現象稱之為：(A)流程危障(control hazard)(B)資料危障(da
- 在單一 I/O 裝置做 I/O 資料傳輸，下列何者具有最低延遲時間的特性？(A)輪詢(polling)(B)直接記憶體存取(DMA)(C)窺探(snooping)(D)I/O 中斷
- 在 RAID 中，下列何者在運作時每筆存取都會動用所有硬碟？(A)RAID1(B)RAID3(C)RAID2(D)RAID0