問題詳情
五、在快取記憶體（cache memory）的設計中，其效能評估的數學式是AMAT(average memory access time)=HT(hit time)+MR(miss rate)×MP(miss penalty)下列六種優化技術中： 1選擇恰當快取區塊（cache block 或稱 line）大小； 2使用較大的快取；3使用較高的關聯度（associativity)；4使用多層的快取；5給予讀取較寫入較高的優先度；6避免在索引（indexing）時需要作位址轉換（address translation)試問：
⑴何者有助於降低 hit time？（6 分)
⑴何者有助於降低 hit time？（6 分)
參考答案
無參考答案
內容推薦
- 五、在精簡指令集計算機（RISC, Reduced Instruction Set Computer）設計中：⑴同時配備有指令快取記憶體（instruction cache memory）及數
- ⑷以上三個方法所得到的平均等待時間（average waiting time）大小順序依序為何？
- 教育人員違反 24 小時通報主管機關之責任且無正當理由，將受到以下哪項處罰？(A)六千以上三萬以下之罰鍰 (B) 三千以上六萬以下之罰鍰(C)六千以上一萬以下之罰鍰 (D) 一萬以上六萬以下之
- ⑷為了充分發揮指令平行度以求機器對此機器碼的執行速度達到 3 倍，則此機器應能於一個機器時脈週期內同時派發多少道指令方足以保證達成？並詳細說明之。
- ⑶執行該程式的機器碼時，兩個計算機一般而言何者較快？為何如此？（7 分）
- ⑶採用循環式排班演算法（round robin）排程，並假設每次時間配額（time quantum）為 3 時，四個行程完成的順序為何？
- ⑶為了提升執行速度，我們先分析此機器碼，發現其可同時派發來執行（issue forexecution）的指令數平均為 3。於是我們重新設計此機器使其能於一個機器時脈週期內同時派發二道指令。則此
- ⑵採用最少 CPU 時間工作優先法（shortest job first）排程時，四個行程完成的順序為何？
- 家中新添了小妹妹，媽媽發現小雯有爭寵的情形，媽媽該如何處理小雯的行為較合宜？甲、關心小雯的情緒乙、忽略小雯的爭寵行為丙、重視小雯對妹妹的照顧丁、懲罰小雯對妹妹敵意的行為(A) 甲乙 (B) 甲
- 二、假設系統中有四個行程（processes）P1 至 P4，其所需 CPU 時間分別為{6, 2, 13, 5}，到達系統時間順序依序為 P1 至 P4，本文切換（context switch）所需
內容推薦
- 三、某計算機其記憶空間為 232個位址，每個位址可存放一位元組（byte）；其虛擬記憶體系統（virtual memory system）之頁（page）大小為 4KB（kilo bytes），主記憶
- ⑵程式中那些類別的指令會用到指令快取記憶體？那些類別的指令會用到數據快取記憶體？並分別具體舉例說明之。請儘量用專業的指令類別名稱答題。（7 分）
- ⑵透過積體電子技術無法改善上式中那些參數？並扼要說明之。（7 分）
- ⑵何者有助於降低 miss rate？（8 分)
- ⑵頁表（page table）內的項目（entries）數為何？（假設此頁表為單層的結構，並基於完整的頁表來回答本題。）
- ⑶設程式執行時對指令快取記憶體及數據快取記憶體的存取數比例為 2：1，且在理想快取設計下的每道指令時脈數（CPI）為 1。若實際情況下指令快取記憶體的錯失率（miss rate）為 20%，錯
- ⑶若機器碼程式共執行了 1010道指令，其中 45%為數據處理（data processing）類指令，其平均每道指令所花費時脈數為 5；30%為數據搬移（data movement）類指
- ⑶何者有助於降低 miss penalty？（6 分)
- ⑵一般而言，一個運算元指令集架構的加法運算指令應分別自何處、取得幾個運算元？運算結果應儲存於何處？
- ⑶此頁表應如何存取？亦即，應如何決定需要的項目何在？
- 三、在處理器的設計中：⑴一般是如何定義出字元（word）的大小？（6 分）
- ⑶一般而言，二個運算元指令集架構的加法運算指令應分別自何處、取得幾個運算元？運算結果應儲存於何處？
- ⑷何謂頁錯誤（page fault）？發生時，一般將由系統中那一個機制來處理？
- ⑵若稱其記憶體空間有 4 GB（G 表 giga 或稱為接近 109 的 2 的整數次方值；B 表byte），則一般稱其為幾個位元的架構？（7 分）
- 四、圖三所示為一由太空火箭塔台所簡化而成的集中質量結構系統，其前面兩個振態之振動頻率 ω 及振態（Mode Shapes）Φ 如圖所示。在忽略結構阻尼且僅考慮前面兩個振態之穩態反應（Steady-st
- ⑷一般而言，四個運算元指令集架構的加法運算指令其第四個運算元的作用為何？
- 四、某機器碼（machine code）在一個精簡指令集計算機（reduced instruction set computer,RISC）的管線式執行（pipelined execution）下，共
- 2 特許出願人は、拒絶査定に対して不服がある場合、理由書を備え、いつまでに再審査の請求をしなけ ればならないか。(A)査定書の送達から 2 ヶ月以内(B)特許公開から 15 ヶ月以内(C)査定書の送達
- ⑶何謂管線化（pipelined）的指令執行方式？何謂超純量（superscalar）的指令執行方式？（7 分）
- ⑵經重新設計，機器時脈速率提升為 6GHz，然而此機器碼需使用 8x 個機器時脈週期。則此機器碼耗時又為若干？
- 3 無効審判の規定に関して、次のうち誤っているものはどれか。(A)わが国特許法では職権による取消しの規定がすでに削除されている(B)特許権が消滅した後においては、当然無効審判を提起することができず、た
- 四、設有一計算機，若僅考慮中央處理器（CPU），某應用程式執行的情形為：數據處理（data processing）類指令執行的比例為 50%，數據搬移（data movement）類指令執行的比例為
- 下列何種結構系統對基礎沉陷時不會產生桿件內部應力?(A) (B) (C) (D)
- 4 わが国特許法における意匠について誤っているものは次のうちはどれか。(A)部分意匠（partial design）も意匠登録を出願することができる(B)物品に応用するためのコンピューターアイコン及び
- ⑵若僅考慮控制相依性（control dependency）造成的管線停頓，以致於在 20%的控制流向指令中，有 40%因不改變控制流向而不需停頓，另 60%因改變控制流向而需停頓 4 個週期