問題詳情

五、如圖為一 6 個輸入端的 CMOS 邏輯閘(logic gate)電路方塊圖,請利用 CMOS 電路畫出 A + BCD + EF 之下拉網路(pull down network, PDN)邏輯閘電路(logicgate circuit)。(20 分)

參考答案

答案:D
難度:非常簡單0.921721
統計:A(97),B(58),C(107),D(3085),E(0) #
個人:尚未作答書單:著作權法、著作權侵害之損害賠償責任、著作權歸屬

內容推薦

內容推薦