問題詳情
18. 在矽晶體中，欲使電子由共價鍵釋放出來而成自由電子，至少需要多少能量？
(A) 0.45 eV
(B) 0.67 eV
(C) 1.12 eV
(D) 1.67 eV
(A) 0.45 eV
(B) 0.67 eV
(C) 1.12 eV
(D) 1.67 eV
參考答案
答案：C
難度：計算中-1
書單：沒有書單，新增
內容推薦
- 如圖(五)所示之電路，其Io為何？(設二極體在順向壓降為0.7V時導通) (A) 0mA(B) 25mA(C) 1mA(D) 5mA
- 下列有關二極體的敘述，何者正確？(A) 在順偏時，擴散電容與流過之電流量無關(B) 當外加逆向電壓增加時，空乏區寬度將減少(C) 空乏區電容隨外加逆向偏壓之增加而減少(D) 在固定之二極體電流
- 下列哪一種放大電路的輸出阻抗最低？(A) 共閘極 (B) 共汲極 (C) 共源極 (D) 共閘極和共源極
- 輸出訊號電壓與輸入訊號電壓成反向，是哪一種放大器組態？(A) 共源極 (B) 共閘極 (C) 共汲極 (D) 共集極
- N 通道增強型 MOSFET 的臨界電壓 Vth = 2 V，假設 k = 0.3 mA / V2，若此時 V GS = 4 V，則ID之值為何？(A) 1mA (B) 1mA (C)
- 有一 N 通道空乏型 MOSFET 的 I DSS＝ 8 mA， V GS ( off )＝ 4 V，則在 V GS＝ 0 V 的情況下，ID之值為何？(A) 16mA (B) 8mA (C)
- 設有一放大器之輸入功率為100mW，輸出功率為10W，則其功率增益為多少分貝？(A) 40 dB (B) 30 dB (C) 20 dB (D) 10 dB
- 如圖 ( 四 ) 所示，若 Vin = 10 V、 VBE = 0.7 V、 VCE ( SAT )= 0.2 V，β = 50，則此電晶體工作於哪一區？ (A) 作用區(B) 飽和區(C) 反
- 有關電晶體結構中，下列何者具有最高的輸入阻抗？(A) 共射極(CE) (B) 共基極(CB) (C) 共集極(CC) (D) 無法判斷
- 如圖 ( 三 )所示截波電路，電路中若二極體之切入電壓為0.7V，輸入電壓為Vi=5 sinωt V時，其輸出電壓Vo的範圍，下列何者正確？ (A) – 5V ≤ Vo ≤ 0V(B) – 5V
內容推薦
- 如圖 ( 七 ) 所示電路，為一偏壓電路及其直流輸出負載線，若原工作點在 Q1 位置，欲修正工作點至Q2位置，則應： (A) 減少RB(B) 增加RB(C) 減少RC(D) 增加RC
- NPN電晶體電路在分壓器偏壓下，如果分壓器下方的電阻(接地的電阻)開路，則下列敘述何者正確？(A) 電晶體可能驅動進入飽和區 (B) 集極電流將會降低(C) 電晶體可能驅動進入截止區 (D)
- 當差動放大器工作在差動模式時，下列敘述何者正確？(A) 兩個相反極性的信號施加於輸入端 (B) 兩個輸出值大小不同(C) 增益為1 (D) 只要一個電源電壓
- 有關AB類放大器的最大效率，下列敘述何者正確？(A) 比B類高 (B) 稍小於B類 (C) 與B類相同 (D) 與A類大致相同
- 某個P通道JFET，VGS(off)＝6V，當VGS＝8V，則ID為多少mA？(A) 0 (B) 2 (C) 4 (D) 6
- 有關場效電晶體之共源極放大器電路，下列敘述何者正確？(A) 輸出電壓與輸入電壓反相180° (B) 電壓增益大小低於1(C) 從源極輸出電壓 (D) 從閘極輸出電壓
- 如圖(八)所示電路，其輸出電壓Vo應為何？ (A) 20V(B) – 20V(C) 40V(D) – 40V
- 運算放大器(OPA)具有低輸出阻抗之特性，其設計目的為何？(A) 減少電路消耗功率 (B) 增加OPA電路穩定性(C) 可得最大功率轉移 (D) 減少輸出電路之負載效應
- 下列有關OPA應用電路之敘述，何者正確？(A) 電壓隨耦器為正回授電路 (B) 比較器為負回授電路(C) 史密特電路為正回授電路 (D) 磁滯比較器為負回授電路
- 如圖(九)所示之OPA電路，OPA之飽和電壓為±12V，則此電路之磁滯電壓為何？ (A) 8V(B) 6V(C) 4V(D) 3V
- 如圖(十)所示之理想OPA電路，則下列敘述何者正確？ (A) 此電路為微分放大器(B) 此電路為低通放大器(C) 此電路為積分放大器(D) 此電路具正回授特性
- 試將十進位數字2062(10)，以十六進位數表示。(A) 702(HEX) (B) 80E(HEX) (C) 90C(HEX) (D) 120A(HEX)
- X=8E4(HEX)，Y=C35(HEX)，則邏輯運算(X．Y)=？(A) 824(HEX) (B) 7DB(HEX) (C) 56B(HEX) (D) 3CE(HEX)
- 一布林代數式Y =f(A,B,C)=Σ ( 1,2,3,5,6,7 )，則Y=？(A) A+B (B) A'+(B'C) (C) AB+C' (D) B'
- 以OPA與RC 相移電路製成振盪器，則至少須使用幾級RC 相移電路？(A) 2級 (B) 3級 (C) 4級 (D) 5級
- 一正回授放大器電路形成之振盪器，其回授增益 β = 0.02，欲輸出產生穩定之正弦波，則放大器之電壓增益Av應調整為何？(A) Av=30 (B) Av=40 (C) Av=50 (D) Av
- RC 相移振盪器中，放大器之電壓增益Av條件為何？(A) Av ≥ 23 (B) Av ≥ 29 (C) Av ≥ 39 (D) Av ≥ 45
- 下列何種振盪電路使用較多電感元件？(A) IC555振盪電路 (B) 考畢子振盪電路 (C) 韋恩電橋振盪電路(D) 哈特萊振盪電路
- 下列有關一般MOSFET與BJT功率晶體切換操作之敘述，何者正確？(A) BJT之飽和電壓較低 (B) BJT可做更高頻之切換控制(C) MOSFET有較高之閘極輸入阻抗 (D) MOSFET
- 換流器之主要功能為何？(A) 將DC電源轉換為AC電源 (B) 將AC電源轉換為DC電源(C) 將DC電壓放大 (D) 將AC電壓放大
- 十進位數784(10)，以八進位數表示時應為何？(A) 704(8) (B) 1004(8) (C) 1420(8) (D) 1571(8)
- 16 bit之位置匯流排( address bus)，最大可定址之位置數量為何？(A) 131,071 (B) 65,536 (C) 38,400 (D) 19,200
- 已知二輸入之邏輯閘，當兩輸入均相異時輸出為"1 "，則此邏輯閘可能為何？(A) XOR (B) OR (C) NOR (D) NAND
- 數位電路實驗時，下列條件何者無法由數位示波器直接觀測？(A) 電路信號頻率 (B) 電路輸入阻抗 (C) 電路延遲時間 (D) 直流電壓位準
- 某一解碼器具15個輸出端，則此電路之輸入端至少需幾支輸入腳？(A) 2 (B) 3 (C) 4 (D) 5