問題詳情

⑵ Y = 。(10 分)該 CMOS 邏輯閘電路包含一由 NMOS 電晶體構成的拉下網路(Pull-down network),及一由PMOS 電晶體構成的拉上網路(Pull-up network)。

參考答案

答案:C
難度:適中0.618868
統計:A(52),B(32),C(164),D(4),E(0)

內容推薦

內容推薦