問題詳情

四、下面電路圖所示之邏輯閘(gate)分別為 OR(OR gate)、AND(AND gate) 、XOR(exclusive OR gate)、phpgv3MeV gate(NOT_AND, NOT_OR 或 NOT_XOR)。phpUl5Ddi

試問:


⑴請寫出所有能使電路圖(a)之輸出為 1(D=1)之輸入組合(A=?、B=?、C=?)。(10 分)

參考答案

答案:B
難度:簡單0.783784
統計:A(3),B(29),C(4),D(1),E(0)

內容推薦

內容推薦