問題詳情

422. 如下圖所示為一正緣觸發之 SR 正反器(Flip Flop)邏輯電路,當 S=1,R=0 時,則下列時序(clock)、清除(clear)與輸出(Q)為何?

參考答案

答案:C
難度:非常困難0
統計:A(1),B(0),C(0),D(0),E(0)

內容推薦