32 圖所示為一動態邏輯（Dynamic Logic）電路。以下何者為錯誤？  
(A)時脈（Clock）等於 0 V 時，Y 等於“1＂ 
(B)時脈（Clock）等於VDD時，Y等於   
(C)低位雜訊邊界（Noise Margin For Low Input, NML）＝VtN，其中VtN是N型金氧半電晶體（NMOSFET）的臨限電壓（Threshold Voltage） 
(D)高位雜訊邊界（Noise Margin For High Input, NMH）＝VDD-VtP，其中VtP是P型金氧半電晶體（PMOSFET）的臨限電壓