問題詳情
2. 控制危障 (control hazard)會發生在下列何種設計之中?
(A)管線化設計(pipeline implementation)
(B)單一時脈週期設計(single-cycle implementation)
(C)自多重時脈週期設計(multi-cycle implementation)
(D)多重時脈週期設計與管線化設計
(A)管線化設計(pipeline implementation)
(B)單一時脈週期設計(single-cycle implementation)
(C)自多重時脈週期設計(multi-cycle implementation)
(D)多重時脈週期設計與管線化設計
參考答案
無參考答案
內容推薦
- 中央處理機使用何種定址法時，取得運算元的速度最快?(A)直接索引定址法 (B)直接定址法 (C)索引定址法 (D)立即定址法
- 利用網際網路來傅送圖形資料時，下列哪一項工作不能有效減少傅輸的時間?(A)利用高速網路傅輸 (B)壓縮圖形檔(C)更換更大容量的硬碟 (D)探用不同的圖形檔案格式
- 下列有關ADSL的敘述，何者正確?(A)ADSL使用純數位電路，其下載速度大於上傅速度 (B)ADSL使用純數位電路，其上傅速度大於下載速度 (C)ADSL使用傳統電話線路，其下載速度大於上傅
- 下列哪一種軟體具有著作權，但使用者不必付費即可複製和使用?(A)Freeware (B)Shareware (C)Proprietary Software (D)Public Domain S
- 下列有關電腦病毒的敘述，何者錯誤?(A)檔案型電腦病毒主要寄生在可執行檔中 (B)電腦病毒可以利用關閉電源來解毒(C)預防電腦病毒可以使用防毒軟體 (D)電腦病毒具有傅染的特性
- 記憶體單位GB是2的多少次方位元組(Byte)?(A)10 (B)20 (C)30 (D)40
- 假設在Microsoft Excel中AAAAA5都存有數値資料，下列有關Excel函數的敘述，何者正確?(A)計算式SUM(A1：A3)的結果等於(A1+A2+A3)/3(B
- 下列敘述何者錯誤?(A)販賣盜版軟體是一種違法的行為(B)電腦病毒不可能經由光碟片來感染(C)使用並定期更新防毒軟體可以降低被電腦病毒感染的機會(D)惡意製作並散播電腦病毒是一種違法的行為
- 如果我們想進入行政院的網站，下列哪一種服務可以最快且方便幫忙找到網址?(A)搜尋引擎 (B)Archie (C)FTP (D)BBS
- 下列敘迹何者錯誤?(A)衛星傳輸是一種無線傳輸的方式 (B)光纖網路是一種無線網路(C)藉由手機上網是利用無線網路 (D)使用ADSL撥接上網是有線網路
內容推薦
- 下列敘述何者正確?(A)快取的區塊大小越小，記憶體的延遲越少 (B)快取的區塊大小越大，記憶體的延遲越少(C)快取的區塊大小越小，記憶體的頻寬越大 (D)快取的區塊大小與記憶體的延遲無關
- 假設有一個快取爲直接映射(direct mapped)，大小有16KB，一個區塊(block)有4個word，而一個word為4個byte所組成，假設位址空間為32位元，則此快取共有多少位元?(
- 請問多核心電腦的出現「主要」是為了解決：(A)效能 (B)功率 (C)指令層級平行度 (D)晶片面積
- 在某個20階段的超管線(superpipeline)中，針對條件分支(conditional brance)指令我們必須插入四個氣泡(bubble)，而這些指令估了所有執行指令的15%。所有指令
- 現代的CPU皆將第一層快取記憶體分為指令快取記憶體和資料快取記憶體，原因為何?(A)降低成本 (B)增加命中率(hit rate)(C)避免結構化危障(structural hazard ) (
- 在管線處理中，常常運用許多技巧，其中前饋(bypassing)是為了解決：(A)減少可能的控制危障(control hazard)延遅 (B)減少可能的結構危障(structural hazar
- 請問下列迥圈是否可平行處理?為什麼? (A)是(B)否，因為存在著資料危障(C)否，因為存在著結構危障(D)否，因為存在著控制危障
- 下列何種方法無法減少快取記憶體的失誤率?(A)增加區塊大小 (B)使用多階層式架構(C)固提高關聯度 (D)加大快取記憶體
- 有關TLB(translation-lookaside buffer)的敘述，下列何者錯誤?(A)為一個硬體表格(B)儲存部分的分頁表 (page table)資訊(C)能改善快取記憶體(ca
- 下列有關虛擬記憶體的敘述，何者錯誤?(A)需要額外的記憶體空間來儲存分頁表(B)使程式長度不受限於實體記憶體空間(C)所有虛擬記憶體位址都必需轉換成實體位址後才能存取(D)不需作業系統支援
- 下列有關不同的定址模式的敘述，何者錯誤?(A)使用間接定址法需存取記憶體1次 (B)使用隱含型(implicit)定址法需搭配特定暫存器(C)使用暫存器定址法不需要存取記憶體 (D)使用暫存器
- 假設你想藉著100顆CPU來達到0倍的增速請問你原本的程式中最多只能有多少循序(sequential)部份?(A)1% (B)0.5% (C)0.2% (D)0.1%
- 下列對於迥圈展開(loop unrolling)的敘述，何者正確?(A)能減少暫存器的使用量(B)是一種硬體加速方式(C)程式碼的長度會減少(D)此技術會將迴圈主體(loop body)重覆數
- 迥圈展開(loop unrolling)技術是為了解決下列何者?(A)控制危障(control hazard)(B)結構危障(structural hazard)(C)資料危障(data ha
- 下列關於多層次快取的設計，何者敘述正確?(A)第一層快取較注重命中所需時間，而第二層快取較重視失誤率(B)第一層快取較注重失誤率，而第二層快取較重視命中所需時間(C)第一層快取的大小通常比第二
- 下列TLB(Translation-Lookaside Buffer)、虛擬記億體系統，以及快取的事件組合，何者是不可能的?(A)TLB命中、分頁表命中、快取失誤 (B)TLB失誤、分頁表命中
- 假設有一個共享記憶體處理器的主記憶體為20GB，另一個電腦是由五個電腦所構成的叢集電腦，每個電腦有4GB的記憶體空間，作業系統估了1GB。則使用者在共享記憶體處理器電腦和叢集電腦所能用的記憶空
- 假設系統的記憶體有128M個字組。區塊長度為64個字組，並且快取由32K區塊構成。假設是2路集合關聯式快取對映機制，則標籤(tag)欄位會有多大?(A)5 (B)6 (C)7 (D)8
- 下列對指令層級平行化(Instruction-Level Parallelism)的敘述，何者錯誤?(A)將迥圈展開是對指令層級平行化最常見的方式之一(B)多核心處理器的主要目的就是為了找出更
- 下列對於動態排程的敘述，何者錯誤?(A)動態排程主要是透過編譯器來重新安排指令以減少暫停的時間(B)非依序執行(out of order execution)可能曾産生WAR(Write Af
- 一I/O系統配備有一部硬磁，此系統每秒接收到50個I/0請求。假設硬磁平均需要10ms來服務一個I/O請求，則此I/O的使用率為何?(A)0.5 (B)0.05 (C)0.2 (D)0.02
- 一個五階的管線中：IF(Instruction fetch)、ID(Instruction decode and register file read)、EXE(Execution or ad
- 下列的快取記憶體最佳化技術，何者是用來改善命中時間(hit time)?(A)追蹤式(trace)快取記憶體 (B)非阻隔式(non-blocking)快取記憶體(C)管線化(pipeline
- 完全關聯式(fully associative)快取不會産生下列何種失誤?(A)容量性(Capacity) (B)強迫性(Compulsory) (C)衝突性(Conflict) (D)冷開機
- 假定使用完全關聯式(fully associative)快取的電腦有216個字組的主記憶體，以及64個區塊的快取，每個快取區塊包含32個字組，請問主記憶體有多少區塊?(A)210 (B)211